웨이퍼 한 장이 스마트폰 칩이 되기까지, 반도체 8대 공정 완전 해부

안녕하세요. 오늘은 반도체의 8대 공정을 한눈에 살펴볼 거예요. "반도체 만든다"는 말은 자주 듣지만, 실제로 모래(실리콘)에서 출발해서 완성된 칩이 되기까지 어떤 과정을 거치는지 구체적으로 아는 분은 많지 않아요.

VC 심사역이라면 이 8대 공정을 반드시 알아야 하는 이유가 있어요. 반도체 기업의 경쟁력과 밸류에이션은 결국 "어떤 공정을 얼마나 잘 하느냐"에 달려 있거든요. TSMC의 시가총액이 1조 달러를 넘는 이유, ASML 장비 한 대가 2,000억 원이 넘는 이유, 삼성이 수십조 원을 투자하는 이유 --- 모두 이 8대 공정 안에 답이 있어요. 2025년 기준 글로벌 반도체 장비 시장만 1,255억 달러(약 175조 원)를 돌파했고, 2027년에는 1,560억 달러까지 성장할 전망이에요.

---

1. 핵심 개념 --- 8대 공정이란 무엇인가요

한 줄 정의

반도체 8대 공정이란, 실리콘 웨이퍼 위에 회로를 설계하고 새겨 넣어 완성된 칩으로 만드는 8가지 핵심 제조 단계를 말해요.

일상의 비유로 이해하기

케이크 만들기에 비유하면 이해가 쉬워요.

• 웨이퍼 공정 = 밀가루 반죽(기본 재료 준비)
• 산화 공정 = 반죽 위에 유산지 깔기(보호막)
• 포토 공정 = 케이크 위에 데코레이션 틀 올리기(패턴 전사)
• 식각 공정 = 틀에 맞춰 반죽 깎아내기(불필요한 부분 제거)
• 증착/이온주입 = 크림, 과일 올리기(재료 추가)
• 금속 배선 = 케이크 층 사이 이쑤시개 연결(전기 통로)
• EDS 공정 = 맛 테스트(불량 검사)
• 패키징 = 예쁜 박스에 담기(완제품 포장)

반도체의 출발점인 실리콘 웨이퍼. 이 얇은 원판 위에 수십억 개의 트랜지스터가 새겨져요 (출처: Wikimedia Commons)

텍스트 다이어그램으로 보기

[1.웨이퍼] → [2.산화] → [3.포토] → [4.식각] → [5.증착·이온주입] → [6.금속배선] → [7.EDS] → [8.패키징]
   │            │          │          │              │                │           │          │
 실리콘원판    보호막     회로패턴    깎아내기      재료채우기       전기통로    검사      완성품
  만들기      입히기      전사하기    (에칭)       (도핑/박막)      연결하기   (테스트)   (조립)

참고로 3번(포토) → 4번(식각) → 5번(증착/이온주입) 과정은 수십~수백 번 반복돼요. 최신 로직 칩은 이 사이클을 100회 이상 돌리기도 해요.

---

2. 동작 원리 --- 각 공정은 어떻게 작동하나요

8대 공정 단계별 상세

1단계: 웨이퍼 제조 (Wafer Fabrication)

모래에서 추출한 고순도 실리콘(99.9999999%, 일명 나인나인)을 녹여서 단결정 잉곳(Ingot)을 만들고, 이걸 얇게 썰어 웨이퍼를 만들어요. 현재 주류는 300mm(12인치) 웨이퍼이고, 한 장에서 수백 개의 칩이 나와요.

2단계: 산화 공정 (Oxidation)

웨이퍼 표면에 산화막(SiO2)을 입혀요. 이 얇은 유리 같은 막이 절연체 역할을 해서 전류가 엉뚱한 곳으로 새는 걸 막아줘요. 800~1,200도의 고온에서 산소나 수증기를 넣어 형성하는데, 이걸 열산화법이라고 해요.

3단계: 포토 공정 (Photolithography)

8대 공정 중 가장 핵심이자 가장 비싼 공정이에요. 웨이퍼 위에 감광제(포토레지스트)를 바르고, 설계된 회로 패턴이 담긴 마스크(레티클)에 빛을 쏴서 패턴을 전사해요. 사진 인화와 원리가 같아요.

여기서 쓰이는 장비가 바로 그 유명한 ASML의 EUV(극자외선) 노광기예요. 파장 13.5nm의 극자외선을 사용하는데, 장비 한 대 가격이 약 4,000억 원 수준이에요.

포토리소그래피와 식각 공정의 원리 다이어그램 (출처: Wikimedia Commons)

4단계: 식각 공정 (Etching)

포토 공정에서 만든 패턴대로 불필요한 부분을 깎아내는 과정이에요. 크게 두 가지 방식이 있어요.

• 건식 식각: 플라즈마 가스로 깎아내요 (정밀도 높음, 주류)
• 습식 식각: 화학 용액에 담가서 녹여내요 (대면적에 적합)

최첨단 공정에서는 원자층 식각(ALE)까지 등장했어요. 말 그대로 원자 한 층씩 깎아내는 기술이에요.

5단계: 증착 및 이온주입 (Deposition & Ion Implantation)

증착은 웨이퍼 위에 얇은 막을 쌓는 거예요. CVD(화학기상증착), PVD(물리기상증착), ALD(원자층증착) 등 다양한 방식이 있어요. 이온주입은 실리콘에 불순물(보론, 인 등)을 쏘아 넣어서 전기적 특성을 바꾸는 과정이에요. 이걸 도핑(Doping)이라고 하죠.

6단계: 금속 배선 (Metallization)

트랜지스터끼리, 그리고 트랜지스터와 외부를 전기적으로 연결하는 배선을 만들어요. 주로 구리(Cu)를 사용하고, 층층이 쌓아 올리는데 최신 칩은 10층 이상의 금속 배선을 가져요. 배선 사이사이에 절연막도 넣어줘야 하고요.

7단계: EDS 공정 (Electrical Die Sorting)

완성된 웨이퍼의 각 다이(Die, 칩 하나하나)에 미세한 탐침을 대고 전기 신호를 보내서 정상 작동 여부를 검사해요. 불량 다이에는 잉크로 표시하거나 데이터로 기록해요. 이 단계의 통과율이 바로 그 유명한 수율(Yield)이에요.

8단계: 패키징 (Packaging)

웨이퍼에서 양품 다이를 잘라내고, 리드프레임이나 기판에 부착하고, 금선(와이어 본딩) 또는 범프로 연결한 뒤, 몰딩 컴파운드로 감싸서 완제품 칩을 만들어요.

전체 소요 시간

이 8개 공정을 모두 거치는 데 보통 2~3개월이 걸려요. 첨단 로직 칩은 포토-식각-증착 사이클만 수백 번 반복하기 때문에 더 오래 걸리기도 해요.

---

3. 역사와 발전 --- 어떻게 여기까지 왔나요

등장 배경

1947년 벨 연구소에서 트랜지스터가 발명된 이후, 개별 소자를 하나하나 손으로 연결하는 건 너무 비효율적이었어요. 1958년 잭 킬비(TI)와 로버트 노이스(Fairchild)가 집적회로(IC)를 발명하면서, 하나의 기판 위에 여러 소자를 한꺼번에 만드는 반도체 제조 공정의 필요성이 생겼어요.

주요 이정표

• 1958년: 집적회로(IC) 발명 --- 반도체 공정의 시작
• 1971년: 인텔 4004 --- 최초의 상용 마이크로프로세서 (10μm 공정)
• 1980년대: 웨이퍼 크기 100mm → 150mm로 확대, 스테퍼 장비 도입
• 1990년대: 248nm DUV 리소그래피 등장, 구리 배선 도입 (IBM, 1997)
• 2000년대: 300mm 웨이퍼 전환, 193nm ArF 이머전 리소그래피
• 2011년: 인텔 22nm에서 FinFET(3D 트랜지스터) 도입
• 2018년: 삼성, EUV 리소그래피 7nm 공정 최초 양산 적용
• 2022년: 삼성 3nm GAA(Gate-All-Around) 세계 최초 양산
• 2025년: TSMC 2nm GAA 공정 양산 돌입, 수율 70% 달성

---

4. 핵심 기업과 제품 사례

공정별 글로벌 장비 강자들

8대 공정 각각에는 독점 또는 과점 기업이 존재해요. 투자할 때 이 밸류체인을 이해하는 게 핵심이에요.

공정	핵심 장비	글로벌 1위 기업	시장 점유율	비고
웨이퍼 제조	잉곳 성장/슬라이싱	신에쓰 화학(일본)	~30%	SK실트론 글로벌 3위
산화	산화로(Furnace)	도쿄일렉트론(TEL)	~40%	일본 기업 강세
포토(노광)	EUV/DUV 스캐너	ASML(네덜란드)	~100%(EUV)	완전 독점, 장비 1대 4,000억 원
식각	건식 식각기	램리서치(Lam Research)	~45%	도쿄일렉트론, 히타치 추격
증착	CVD/ALD 장비	어플라이드 머티어리얼즈(AMAT)	~40%	세계 최대 반도체 장비사
이온주입	이온주입기	어플라이드 머티어리얼즈(AMAT)	~70%	악셀리스(Axcelis) 2위
금속 배선	스퍼터링/도금 장비	어플라이드 머티어리얼즈(AMAT)	~50%	구리 전해도금(ECD) 포함
EDS/테스트	프로브 카드/테스터	어드반테스트(일본)	~50%	테라다인(미국) 2위
패키징	본더/몰딩 장비	ASM Pacific(홍콩)	~25%	첨단 패키징 시장 급성장

파운드리 3강 --- TSMC, 삼성, 인텔

TSMC는 2025년 4분기 2nm GAA 공정 양산에 돌입하면서 수율 70%를 달성했어요. 애플, 엔비디아, 퀄컴, AMD 등 주요 팹리스의 물량을 거의 독점하고 있죠. 2025년 매출은 약 1,000억 달러를 돌파할 것으로 전망돼요.

삼성전자 파운드리는 2nm 수율을 55~60%까지 끌어올렸다는 보도가 나오고 있어요. 2026년 흑자전환을 목표로 하고 있고, GAA 구조에서 전력 효율 8%, 면적 5% 개선을 달성했어요.

인텔은 18A(1.8nm급) 공정에 후면 전력 공급(Backside Power Delivery) 기술을 세계 최초로 도입하며 기술 차별화에 나섰어요. 초기 수율은 55~60% 수준이에요.

한국 장비 기업

한국에도 주목할 만한 반도체 장비 기업들이 있어요.

• 원익IPS: CVD/ALD 증착 장비 강자. 삼성전자 주력 협력사
• 유진테크: LP-CVD 장비 특화. 국내 점유율 1위
• 이오테크닉스: 레이저 가공 장비. 웨이퍼 마킹/커팅
• 한미반도체: 반도체 패키징 장비. TC 본더 글로벌 1위급
• HPSP: 고압 수소 어닐링 장비. HBM 공정 필수 장비 공급

CMOS 반도체 제조 공정의 단계별 흐름도. 산화-포토-식각-증착이 반복되는 구조를 확인할 수 있어요 (출처: Wikimedia Commons)

---

5. 시장 규모와 성장성

현재 시장 규모

SEMI(국제반도체장비재료협회)에 따르면, 2025년 글로벌 반도체 장비 시장은 1,255억 달러로 사상 최고치를 기록했어요.

세부적으로 보면:

• 전공정 장비(WFE): 1,108억 달러 (전년 대비 6.2% 증가)
• 파운드리/로직 장비: 648억 달러
• DRAM 장비: 195억 달러 (HBM 수요 폭증)
• NAND 장비: 137억 달러 (전년 대비 42.5% 급증)
• 테스트 장비: 93억 달러 (역대 최대)

전체 반도체 시장으로 범위를 넓히면, 2026년 6,373억 달러 규모이고 2033년 1조 1,502억 달러까지 성장할 전망이에요.

향후 전망

구분	2025년	2026년	2027년	CAGR
반도체 장비 시장	1,255억 달러	1,381억 달러	1,560억 달러	~11%
전공정 장비(WFE)	1,108억 달러	1,221억 달러	-	~10%
전체 반도체 시장	~5,800억 달러	6,373억 달러	-	8.8% (2033까지)

특히 한국은 2026년 장비 투자액 297억 달러(약 42조 원)로 전년 대비 27% 급증하며, 대만을 제치고 세계 2위 투자국으로 올라설 전망이에요. 삼성전자와 SK하이닉스의 2026년 설비투자 컨센서스가 99.4조 원으로 역대 최대치예요.

---

6. 최신 동향 (2025~2026년)

2nm GAA 공정 시대 개막

2025년 반도체 제조의 가장 큰 뉴스는 2nm 공정 양산이에요. TSMC가 2025년 말 양산을 시작했고, 삼성전자도 2nm 수율 60% 달성에 총력을 기울이고 있어요. 기존 FinFET에서 GAA(Gate-All-Around) 트랜지스터 구조로의 전환은 반도체 역사에서 FinFET 도입(2011년) 이후 가장 큰 구조적 변화예요.

AI가 바꾸는 장비 투자 지형

AI 반도체 수요가 장비 시장을 완전히 재편하고 있어요. HBM(고대역폭메모리) 생산에 필수인 TC 본더, 하이브리드 본딩, 극저온 식각 장비 수요가 폭증 중이에요. DRAM 장비 시장은 2024년 40.2% 급증했고, 2025~2026년에도 두 자릿수 성장이 예상돼요.

첨단 패키징의 부상

미세 공정 한계에 가까워지면서, 첨단 패키징이 차세대 성능 향상의 핵심으로 떠올랐어요. TSMC의 CoWoS(Chip on Wafer on Substrate), 삼성의 I-Cube, 인텔의 Foveros 같은 2.5D/3D 패키징 기술이 AI 가속기에 필수가 됐어요. 칩렛(Chiplet) 구조의 채택도 빠르게 늘고 있고요.

후공정 장비 시장 역대 최대

전통적으로 전공정 대비 주목받지 못했던 후공정(패키징/테스트) 장비 시장이 역대 최대치를 기록하고 있어요. 2025년 테스트 장비 시장만 93억 달러로 전년 대비 23.2% 성장했어요. HBM과 첨단 패키징이 후공정의 중요성을 완전히 바꿔놓은 거예요.

지정학적 리스크와 공급망 재편

미-중 반도체 갈등이 지속되면서, 각국이 자국 내 반도체 생산 능력 확보에 나서고 있어요. 미국 CHIPS Act, EU Chips Act, 일본의 반도체 부활 전략 등이 맞물리면서 반도체 장비 수요가 구조적으로 늘어나고 있어요. 중국은 제재에도 불구하고 성숙 공정(28nm 이상) 장비 투자를 대폭 늘리며 2026년까지 장비 투자 1위를 유지할 것으로 보여요.

---

7. 투자 관점 --- VC 심사역이 알아야 할 것

투자 매력

반도체 8대 공정은 극도로 높은 진입 장벽을 가진 산업이에요. 그래서 투자 매력도 크죠.

• 장비 독과점 구조: ASML(노광 100%), 램리서치(식각 45%), AMAT(증착 40%) 등 각 공정마다 독과점 기업이 존재해요. 이런 기업에 소재/부품을 납품하는 한국 기업도 수혜를 받아요.
• 반복 매출 구조: 장비 판매 후 유지보수(서비스)에서 높은 마진의 반복 매출이 발생해요. AMAT의 서비스 매출 비중은 약 25%에 달해요.
• AI 수혜의 직접적 경로: AI 칩 → 첨단 공정 필요 → 장비 투자 증가. 이 밸류체인에서 장비/소재 기업은 AI 성장의 곡괭이와 삽 역할을 해요.

지켜봐야 할 한국 기업/스타트업

• 한미반도체: HBM 패키징의 핵심 장비인 TC 본더를 독점 공급. 시가총액 6조 원대로 급성장
• HPSP: 고압 수소 어닐링 장비. HBM 공정의 필수 장비로 SK하이닉스에 납품
• 피에스케이(PSK): 식각/애싱 장비. 건식 식각 분야 국내 1위
• 원익IPS: 삼성전자 메인 증착 장비 공급사. 차세대 ALD 장비 개발 중
• 파크시스템스: 원자현미경(AFM) 장비. 반도체 계측 분야 글로벌 니치 플레이어
• 티씨케이: SiC 소재 기업. 식각/증착 장비 핵심 부품 공급

리스크 요인

첫째, 사이클 리스크예요. 반도체 장비 시장은 3~4년 주기의 투자 사이클이 뚜렷해요. 지금은 AI 호황으로 상승 국면이지만, 과잉 투자 후 조정이 올 수 있어요.

둘째, 기술 집중도 리스크예요. 특정 기업/기술에 지나치게 의존하는 구조는 위험해요. EUV 장비의 ASML 독점, HBM의 SK하이닉스 집중 등이 리스크이자 기회예요.

셋째, 지정학적 리스크예요. 미-중 갈등으로 장비 수출 규제가 강화되고 있어요. 중국 매출 비중이 높은 장비 기업은 정책 변화에 민감할 수밖에 없어요.

---

8. 한 줄 요약과 다음 학습

오늘의 한 줄 요약

반도체 8대 공정(웨이퍼 → 산화 → 포토 → 식각 → 증착/이온주입 → 금속배선 → EDS → 패키징)은 각 단계마다 독과점 장비 기업이 존재하며, AI 시대에 모든 공정의 투자 규모가 사상 최대치를 경신하고 있어요.

다음 학습 연결

다음에는 8대 공정 중 가장 핵심이자 가장 비싼 공정인 포토 공정(리소그래피)을 깊이 파볼 예정이에요. ASML이 왜 유일한 EUV 장비 업체가 됐는지, 그리고 차세대 High-NA EUV가 어떤 의미를 갖는지 알아볼게요.

---

핵심 용어 정리

용어	영문	의미
웨이퍼	Wafer	반도체 칩을 만드는 기판이 되는 얇은 실리콘 원판
포토리소그래피	Photolithography	빛을 이용해 웨이퍼 위에 회로 패턴을 전사하는 공정
식각(에칭)	Etching	불필요한 부분을 깎아내 회로 패턴을 완성하는 공정
증착	Deposition	웨이퍼 표면에 얇은 막(박막)을 쌓는 공정
도핑	Doping	실리콘에 불순물을 주입해 전기적 특성을 바꾸는 것
EUV	Extreme Ultraviolet	파장 13.5nm의 극자외선을 사용하는 최첨단 노광 기술
GAA	Gate-All-Around	게이트가 채널 4면을 모두 감싸는 차세대 트랜지스터 구조
수율	Yield	전체 생산량 중 양품(정상 작동 칩)의 비율
WFE	Wafer Fab Equipment	웨이퍼 위에 회로를 만드는 전공정 장비 총칭
패키징	Packaging	완성된 칩을 보호하고 외부와 연결하는 후공정

---

#반도체공부 #반도체기초 #반도체투자 #VC심사역 #SemiconductorStudy #8대공정 #반도체제조 #반도체장비 #ASML #TSMC