모래알에서 AI 칩까지, 반도체 8대 공정의 놀라운 여정을 따라가 보면

안녕하세요. 오늘은 반도체 분야의 "8대 공정 개요 - 전체 흐름 한눈에"에 대해 알아볼게요.

반도체 칩 하나가 세상에 나오기까지, 무려 500-1,000개 이상의 세부 공정을 거쳐야 해요. 그런데 이 복잡한 과정을 크게 분류하면 딱 8단계로 정리할 수 있어요. 마치 요리 레시피처럼요 - 재료 준비, 밑간, 굽기, 양념, 플레이팅... 각 단계가 빠지면 완성품이 나올 수 없죠.

2026년 글로벌 반도체 시장은 $1조 3,000억 (약 1,820조 원) 규모를 돌파했어요. 삼성전자와 SK하이닉스의 2026년 합산 영업이익만 200조 원을 넘길 전망이에요. 이 거대한 산업의 근간이 되는 8대 공정을 VC 심사역이라면 반드시 알아둬야 해요 - 장비 기업, 소재 기업, 후공정 스타트업까지 투자 기회가 공정 곳곳에 숨어 있거든요.

이 도식에서 핵심은 각 공정이 순차적으로 반복된다는 점이에요. 한 층의 회로를 만들 때마다 산화-포토-식각-증착 사이클이 돌아가고, 최신 칩은 이 사이클을 수십 번 반복해서 다층 구조를 완성해요.

---

1. 핵심 개념 - 무엇인가요

한 줄 정의

반도체 8대 공정이란, 모래(실리콘)를 가공해서 완성된 칩으로 만들기까지의 전체 제조 단계를 8개로 구분한 것이에요. 웨이퍼 제조 - 산화 - 포토(노광) - 식각 - 증착/이온주입 - 금속배선 - EDS(검사) - 패키징 순서예요.

일상의 비유로 이해하기

비유 1: 도장 찍기
포토공정은 도장 찍기와 비슷해요. 고무 도장(마스크)에 잉크(빛)를 묻혀서 종이(웨이퍼) 위에 패턴을 찍는 거예요. 다만 이 "도장"의 해상도가 머리카락 굵기의 1/10,000 수준이라는 게 다르죠.

비유 2: 케이크 데코레이션
반도체 공정은 케이크 만들기와 비슷해요. 빵 시트(웨이퍼)를 굽고, 크림을 바르고(증착), 모양틀로 찍어내고(포토+식각), 초코릿으로 글씨 쓰고(금속배선), 맛을 검사하고(EDS), 예쁜 상자에 담는(패키징) 거예요.

왜 지금 주목받나요

AI 반도체 수요 폭발로 공정 기술의 중요성이 역대급으로 높아졌어요. 2026년 현재 HBM(고대역폭 메모리), CoWoS(2.5D/3D 패키징) 같은 첨단 후공정 기술이 AI 칩 성능의 병목이 되면서, 단순히 회로를 미세하게 만드는 것을 넘어 패키징과 검사까지 전체 공정의 혁신이 요구되고 있어요. 반도체 장비 시장만 해도 2026년 $1,430억 (약 200조 원)을 돌파하며 12% 성장했어요.

---

2. 기술의 핵심 - 어떻게 작동하나요

기본 원리

반도체 8대 공정의 핵심 원리는 "빼기와 더하기의 반복"이에요. 실리콘 웨이퍼 위에 물질을 쌓고(증착), 원하는 패턴을 새기고(포토+식각), 전기적 성질을 부여하고(이온주입), 이걸 수십-수백 번 반복해서 3차원 회로 구조를 만들어요.

단계별로 보기

초크랄스키(CZ) 공법 - 고순도 실리콘 용융액에서 단결정 잉곳을 끌어올리는 웨이퍼 제조의 첫 단계 (출처: Wikimedia Commons)

이 도식에서 핵심은 시드(seed) 결정을 용융 실리콘에 담갔다가 천천히 회전하며 끌어올리면, 원자가 규칙적으로 붙으며 거대한 단결정 기둥(잉곳)이 만들어진다는 거예요.

1단계: 웨이퍼 제조 - 모래에서 추출한 고순도 실리콘(99.999999999%, 일레븐나인)을 녹여 단결정 잉곳을 만들고, 이를 얇게 잘라 원판(웨이퍼)을 만들어요. 300mm(12인치) 웨이퍼가 현재 표준이에요.

2단계: 산화(Oxidation) - 웨이퍼 표면에 얇은 산화막(SiO2)을 형성해요. 이 산화막이 절연체 역할을 해서, 회로 사이의 전기적 간섭을 막아줘요.

3단계: 포토(Photolithography) - 회로 설계도(마스크)의 패턴을 빛으로 웨이퍼에 전사해요. EUV(극자외선) 노광이 현재 최첨단 기술이고, 이 장비를 독점하는 ASML이 반도체 산업의 핵심 기업인 이유예요.

4단계: 식각(Etching) - 포토공정에서 그려진 패턴대로 불필요한 부분을 깎아내요. 습식(화학약품)과 건식(플라즈마) 방식이 있어요.

5단계: 증착/이온주입(Deposition & Ion Implantation) - 새로운 물질을 쌓거나(CVD, PVD), 불순물 이온을 주입해서 반도체의 전기적 특성을 조절해요.

6단계: 금속배선(Metallization) - 트랜지스터들을 구리(Cu) 배선으로 연결해요. 최신 칩은 10층 이상의 다층 배선 구조를 가져요.

7단계: EDS(Electrical Die Sorting) - 웨이퍼 상태에서 각 칩(다이)의 전기적 특성을 검사해요. 불량 칩을 미리 걸러내서 후공정 비용을 줄이는 거예요.

8단계: 패키징(Packaging) - 좋은 칩을 잘라내서 외부 회로와 연결하고 보호 케이스로 감싸요. 최근에는 첨단 패키징(2.5D/3D)이 칩 성능의 핵심 변수로 부상했어요.

포토리소그래피-식각 공정 흐름도 - 감광제 도포, 마스크 노광, 현상, 식각의 순서로 패턴이 웨이퍼에 전사되는 과정 (출처: Wikimedia Commons)

이 도식이 보여주는 핵심은 빛(UV)이 마스크를 통과하면서 감광제(포토레지스트)에 패턴을 새기는 과정이에요. 빛에 노출된 부분과 노출되지 않은 부분의 화학적 성질이 달라지고, 현상액으로 씻어내면 원하는 패턴만 남아요.

핵심 기술 요소

전공정 vs 후공정

8대 공정은 크게 전공정(Front-end)과 후공정(Back-end)으로 나뉘어요.

• 전공정 (1-6단계): 웨이퍼 위에 회로를 만드는 과정. 클린룸 환경(Class 1 이하)이 필수이고, 장비 1대 가격이 수백억-수천억 원이에요.
• 후공정 (7-8단계): 완성된 칩을 검사하고 포장하는 과정. 상대적으로 진입장벽이 낮아서 OSAT(패키징 전문기업)라는 별도 산업이 존재해요.

나노미터(nm) 공정의 의미

삼성전자의 2nm GAA(Gate-All-Around) 공정처럼 nm 수치가 작을수록 트랜지스터를 더 작게 만들 수 있어요. 작게 만들면 같은 면적에 더 많은 트랜지스터를 넣을 수 있고, 전력 효율도 좋아져요.

EUV 노광 - 게임 체인저

ASML의 EUV 장비는 대당 가격이 $3.5억 (약 4,900억 원)이에요. 파장 13.5nm의 극자외선을 사용해 7nm 이하 초미세 패턴을 구현하는데, 현재 이 장비를 만드는 회사는 전 세계에 ASML 단 하나뿐이에요.

CMP(Chemical Mechanical Polishing)

각 공정 사이에 웨이퍼 표면을 평탄하게 만드는 CMP 공정이 있어요. 2026년 삼성전자에서 CMP 설비 국산화가 주요 혁신 사례로 주목받았을 정도로, 이 "보이지 않는 공정"도 매우 중요해요.

FET(전계효과 트랜지스터) 단면 구조 - 소스, 게이트, 드레인의 기본 구조가 8대 공정을 통해 웨이퍼 위에 형성되는 모습 (출처: Wikimedia Commons)

이 단면도에서 보이는 소스(Source)-게이트(Gate)-드레인(Drain) 구조가 바로 8대 공정의 최종 산물이에요. 산화막으로 절연하고, 포토+식각으로 패턴을 잡고, 이온주입으로 소스/드레인 영역을 만들고, 금속배선으로 연결한 결과물이죠.

---

3. 시장 규모와 성장성

현재 시장 규모

2025년 글로벌 반도체 시장은 약 $6,270억 (약 878조 원) 규모였고, 2026년에는 AI 수요에 힘입어 $1조 3,000억 (약 1,820조 원)을 넘어설 것으로 전망돼요. 반도체 장비 시장만 따로 보면, 2026년 $1,300억 (약 182조 원) 규모로 전년 대비 12% 성장했어요.

한국의 경우, 삼성전자가 2026년 매출 446조 원, 영업이익 135조 원을, SK하이닉스가 영업이익 70조 원 이상을 기록할 것으로 UBS가 전망했어요. 두 회사 합산 200조 원 이상의 영업이익이에요.

향후 전망

PwC에 따르면 글로벌 반도체 시장은 2030년 $1조 (약 1,400조 원) 이상으로 성장하며, 연평균 성장률(CAGR) 약 8.6%를 기록할 전망이에요. 특히 서버용 반도체와 차량용 반도체가 가장 빠르게 성장하는 세그먼트예요.

반도체 장비 시장은 2026년 $1,300억에서 2034년 $2,130억 (약 298조 원)까지 성장하며, CAGR 6.3-7.1%로 꾸준히 커질 전망이에요.

섹터 밸류체인

반도체 산업의 밸류체인은 크게 설계 - 제조 - 패키징/테스트 - 유통 4단계로 나뉘어요.

이 도식은 패키징(8번째 공정)의 내부를 보여줘요. 완성된 칩(다이)이 기판 위에 올려지고, 와이어 본딩이나 플립칩 방식으로 외부 회로와 연결된 후, 솔더볼을 통해 PCB에 실장되는 구조예요.

밸류체인 단계	주요 기업	한국 기업	투자 포인트
설계(Design/EDA)	Synopsys, Cadence, ARM	가온칩스, 사피온	IP 라이선싱, 팹리스 성장
소재/장비	ASML, Applied Materials, Lam Research	원익IPS, 주성엔지니어링, 솔브레인	장비 국산화, 소재 자립화
제조(Fab)	TSMC, 삼성 파운드리, Intel	삼성전자, DB하이텍	첨단 공정 투자, 파운드리 경쟁
메모리	삼성, SK하이닉스, 마이크론	삼성전자, SK하이닉스	HBM, DDR5 수요 급증
패키징/테스트(OSAT)	ASE, Amkor, JCET	네패스, SFA반도체, 하나마이크론	첨단 패키징 성장

---

4. 글로벌 플레이어 - 지금 뜨는 기업들

글로벌 강자

ASML (네덜란드) - 노광장비의 독점자

EUV(극자외선) 리소그래피 장비 시장 점유율 100%. 반도체 산업의 가장 강력한 독점 기업이에요. 2026년에는 High-NA EUV 장비를 출시하며, EUV 광원 출력을 1,000와트까지 올려 칩 생산성을 크게 끌어올렸어요. 장비 1대 가격만 약 $3.5억-4억 (약 4,900-5,600억 원).

Applied Materials (미국) - 증착/식각의 강자

반도체 장비 시장 점유율 약 30%로 1위. 증착, 식각, CMP 등 전공정 장비를 폭넓게 공급해요. 특히 3D NAND과 GAA 트랜지스터 전환에 필수적인 증착 장비 수요가 급증하고 있어요.

Lam Research (미국) - 식각과 증착 전문

2023년 매출 $174억 (약 24.4조 원)의 대형 장비사. 식각과 증착 장비에 특화되어 있고, 특히 3D NAND 메모리의 수백 층 적층 공정에서 핵심적인 역할을 해요.

TSMC (대만) - 파운드리의 절대 강자

전 세계 파운드리 시장의 약 60%를 점유. Apple, NVIDIA, AMD의 최신 칩을 모두 TSMC가 생산해요. N2(2nm) 공정을 2025년부터 양산 시작했어요.

기업	주력 제품/기술	시장 점유율	최근 이슈
ASML	EUV/High-NA EUV 노광장비	EUV 100% 독점	High-NA EUV 출시, 광원 1,000W 달성
Applied Materials	증착, 식각, CMP 장비	장비 시장 약 30%	GAA 전환 수혜, AI 설비 투자 확대
Lam Research	식각, 증착 장비	식각 장비 약 45%	3D NAND 고층화 수요
TSMC	파운드리 (위탁생산)	파운드리 약 60%	N2(2nm) 양산, 미국 fab 가동
Tokyo Electron	코터/디벨로퍼, 식각	장비 시장 약 15%	EUV 레지스트 장비 성장

한국 기업

삼성전자 - 메모리 1위 + 파운드리 도전

D램 생산량 월 웨이퍼 투입 기준 약 50만 5,000장으로 세계 1위. SK하이닉스(39만 5,000장), 마이크론(29만 5,000장)을 압도해요. 파운드리에서는 2nm GAA 공정으로 TSMC를 추격 중이에요.

SK하이닉스 - HBM의 절대강자

AI 반도체의 핵심인 HBM(고대역폭 메모리) 시장에서 약 50% 이상의 점유율을 차지하고 있어요. SK증권은 목표주가를 300만 원까지 제시했을 정도로 성장 기대가 높아요.

장비/소재 상장사

원익IPS(증착장비), 주성엔지니어링(PECVD), 솔브레인(반도체 화학소재), 동진쎄미켐(포토레지스트), 리노공업(테스트 소켓) 등이 국내 반도체 장비/소재 분야의 핵심 상장사예요.

---

5. 최신 동향 (2025-2026년)

첨단 패키징이 새로운 전쟁터로

2026년 HBM과 CoWoS 같은 2.5D/3D 패키징 기술이 AI 칩 성능의 핵심 변수로 부상했어요. NVIDIA H100, B200 같은 AI 가속기가 요구하는 메모리 대역폭을 충족하려면 첨단 패키징이 필수인데, TSMC의 CoWoS 생산 캐파가 2년째 부족한 상황이에요. 이 때문에 삼성전자도 자체 첨단 패키징 기술(I-Cube)에 대규모 투자를 하고 있어요.

반도체 스타트업 투자 폭발

2026년 1-5월 기준 반도체 스타트업은 167건의 투자 라운드에서 총 $84.6억 (약 11.8조 원)을 유치했어요. 이는 전년 동기 대비 227.72% 증가한 수치예요. 특히 Q1 2026에만 $1억 이상 메가 라운드가 18건, $10억 이상이 2건(Rapidus, Cerebras)이나 나왔어요. AI 컴퓨팅 수요가 반도체 투자 붐을 만들고 있는 거예요.

GAA 트랜지스터 전환 가속

삼성전자와 TSMC가 모두 GAA(Gate-All-Around) 구조로 전환 중이에요. 기존 FinFET에서 GAA로 바뀌면 트랜지스터 성능과 전력 효율이 크게 개선돼요. 이 전환은 증착, 식각, CMP 등 거의 모든 전공정 장비의 사양 변경을 요구하기 때문에, 장비 업체들의 매출 성장 기회이기도 해요.

장비 국산화와 지정학적 재편

미중 반도체 갈등이 심화되면서, 중국은 반도체 장비 국산화에 공격적으로 투자하고 있어요. 2026년 들어 본딩 장비, 자동 테스트 장비(ATE), 와이드밴드갭(SiC/GaN) 소재 장비 분야에서 중국 로컬 기업들의 자금 조달이 활발해요. 한국도 CMP 설비 국산화 등 핵심 장비 자립에 속도를 내고 있어요.

EUV에서 High-NA EUV로

ASML의 차세대 High-NA EUV 장비는 기존 EUV보다 해상도를 1.7배 높여서, 2nm 이하 공정을 가능하게 해요. 장비 1대 가격이 $3.5-4억 (약 5,000-5,600억 원)에 달하지만, Intel과 TSMC가 이미 도입을 시작했어요.

---

6. 투자 관점 - VC 심사역이 알아야 할 것

투자 매력

반도체 8대 공정 각각이 하나의 거대한 투자 테마예요. 2026년 반도체 스타트업 투자가 전년 대비 228% 폭증한 것이 증명하듯, AI 시대에 반도체는 "삽을 파는 사업"이에요. 특히 주목할 영역은:

• 첨단 패키징: HBM/CoWoS 캐파 부족으로 후공정 기업의 가치가 급등
• 장비 국산화: 지정학적 리스크로 국산 장비/소재 수요 폭발
• EDA/설계 자동화: AI를 활용한 칩 설계 도구 시장 급성장
• 신소재: SiC, GaN 등 와이드밴드갭 반도체 소재

지켜봐야 할 한국 스타트업

• 사피온(Sapeon): SK텔레콤 출신 AI 반도체 설계 스타트업. NPU(신경망 처리 장치) 설계
• 리벨리온(Rebellions): AI 추론 칩 "아톰(ATOM)" 개발. 국내 AI 반도체 대표주자
• 퓨리오사AI(FuriosaAI): AI 추론 가속기 개발. 데이터센터용 칩 양산 추진
• 네패스(Nepes): 팬아웃(Fan-out) 패키징 기술 보유. 첨단 패키징 국산화의 핵심
• 파두(FADU): AI 서버용 SSD 컨트롤러. 삼성전자 SSD에 탑재

리스크 요인

1. 사이클 리스크 - 반도체는 대표적인 경기순환 산업이에요. 지금은 AI 수요로 호황이지만, 과잉투자 후 공급 과잉이 올 수 있어요.

2. 지정학적 리스크 - 미중 갈등, 대만 해협 리스크가 공급망 전체를 흔들 수 있어요. 수출 통제 강화 시 한국 기업도 영향을 받아요.

3. 기술 전환 리스크 - GAA, High-NA EUV 등 새로운 기술 전환기에 빠르게 대응하지 못하면 시장 지위를 잃을 수 있어요. 삼성 파운드리가 TSMC에 뒤처진 것이 대표적 사례예요.

투자 시그널

• 장비 발주 증가: 삼성/SK하이닉스의 설비투자(CAPEX) 확대 발표 시 - 장비/소재 기업 수혜
• HBM 세대 전환: HBM4, HBM4E 양산 발표 시 - 패키징/테스트 기업 수혜
• 파운드리 고객 확보: 삼성 파운드리의 대형 고객(NVIDIA, Qualcomm) 수주 소식
• 정부 보조금: 미국 CHIPS Act, 한국 K-반도체 전략 등 대규모 보조금 집행 시
• 중국 로컬 장비 수주 급증: 장비 국산화 트렌드 가속 시그널

---

7. 한 줄 요약과 다음 학습

오늘의 한 줄 요약

반도체 8대 공정(웨이퍼-산화-포토-식각-증착/이온주입-금속배선-EDS-패키징)은 모래를 AI 칩으로 바꾸는 마법 같은 제조 파이프라인이며, 각 공정마다 수십조 원 규모의 장비/소재 시장이 투자 기회로 열려 있어요.

함께 보면 좋은 연관 주제

• EUV 리소그래피 심화 - ASML 독점의 비밀과 High-NA EUV의 미래
• 첨단 패키징(2.5D/3D) - HBM, CoWoS, 칩렛 등 후공정 혁명
• 반도체 소재 - 포토레지스트, 특수가스, CMP 슬러리 등 소재 밸류체인

---

핵심 용어 정리

용어	영문	의미
웨이퍼	Wafer	고순도 실리콘 단결정을 얇게 잘라 만든 원판. 반도체 제조의 출발점
포토리소그래피	Photolithography	빛을 이용해 마스크의 회로 패턴을 웨이퍼에 전사하는 공정
식각	Etching	화학적/물리적 방법으로 웨이퍼의 불필요한 부분을 제거하는 공정
증착	Deposition (CVD/PVD)	웨이퍼 표면에 새로운 박막을 형성하는 공정
이온주입	Ion Implantation	불순물 이온을 주입해 반도체의 전기적 특성을 조절하는 공정
EUV	Extreme Ultraviolet	파장 13.5nm의 극자외선을 사용하는 최첨단 노광 기술
GAA	Gate-All-Around	게이트가 채널을 완전히 감싸는 차세대 트랜지스터 구조
HBM	High Bandwidth Memory	D램을 수직으로 적층해 대역폭을 극대화한 AI용 메모리
OSAT	Outsourced Semiconductor Assembly & Test	패키징과 테스트를 전문으로 하는 외주 기업
CMP	Chemical Mechanical Polishing	화학적-기계적 방법으로 웨이퍼 표면을 평탄화하는 공정

---

#반도체 #SemiconductorManufacturing #8대공정 #웨이퍼 #포토리소그래피 #EUV #ASML #삼성전자 #SK하이닉스 #HBM #첨단패키징 #반도체장비 #VC심사역 #기술스터디 #industrystudy